電気整合性


高周波相互接続と高速スイッチング速度が初回で正確なデザインのためSI解析を求めています。キャリバー・インターコネクトのSIエンジニアたちは、相互接続パフォーマンスに影響与える様々なSI課題、例えば、インピーダンス不整合による反射、クロストーク、信号減衰やPDN雑音などを解析するための専門知識やシミュレーションツールのSI理論に精通しています。SI解析は、プリレイアウト解析とポストレイアウト解析という2つのフェーズで実地されています。

プリレイアウト解析 : インピーダンス制御のためのスタックアップ計画、高周波数で動作するための誘電体材料の選択、様々なデライブ・ストレンクスからI/Oバッファの選択、トポロジー最適化、終端戦略、ルーティング仕様（トレス幅、間隔と長さマッチング）と重要なコンポーネントのためのフロアプラン

ポストレイアウト解析：反射、オーバーシュート/アンダーシュート、クロストークやEMI問題などのような潜在的なSI問題の検討のためルーティングボードのシミュレーション。シミュレーション結果と優れた信号品位のためのトポロジーの変更、終端およびレイアウトの変更のための提案からポストレイアウト報告書の作成

プリント配線基板
信号品位解析
  • 反射、呼び出し信号とオーバーシュート/アンダーシュート
  • シングルエンド信号と差動クロストーク解析
  • 電圧降下、表皮効果と誘電損失によるシグナル減衰
  • シリアル通信のためチャネル解析-アイダイアグラム解析
タイミング解析
  • 共通クロッキング　（PCI, FSB）
  • 電源同期クロッキング
パワーインテグリティ解析
  • 同時スイッチングノイズ解析　
  • 電圧降下解析
  • 電力配電回路網インピーダンスプロファイル解析
  • 減結合コンデンサの推定と配置最適化
EMI/EMC解析
  • 各ネットの放射射EMI解析　　
  • FCC, CISPRとVCCI要求に応じたEMC解析
S-パラメータ解析
  • リターンロス、挿入損失、NEXTとFEXTの検討
    • 差動チャネルの混在モード解析：差動モード
  • 共通モード
  • モード変換、EMIの放射、感受性
様々なインタフェース技術の経験
  • 並列技術
    PCI, PCI-X
    SDRAM, QDR, DDR, DDR2 3
    FSB, Hub インタフェース
  • シリアル技術
    USB, PCIe, HT, SATA
    SERDES, XAUI, RocketIO, オーロラ, ギガビット イーサネット
    sRIO, CPRIO
信号とパワーインテグリティ解析
  • 反射と呼び出し信号解析
  • シングルエンド信号と差動クロストーク解析
  • 各ネットの放射EMI解析
  • 同時スイッチング雑音解析
  • 電圧降下解析
  • コア電源・雑音解析
  • 減結合コンデンサの推定と配置最適化
電気モデル
  • 寄生RLGC抽出
  • S-パラメータモデル
分析ツールの専門知識
  • Cadence Allegro PCB SI/PI　
  • Paksi 3D とともにCadence Allegro Package SI/PI
  • Paksi 3DとともにCadence Allegro SiP SI/PI
  • Cadence Allegro SigXplorer
  • Mentor Graphics Hyperlynx
  • LTSpice
Services